主题：【文摘】龙芯意见 -- 【子衿】
共:💬57 🌺229
不过不考虑平衡流水线和平面规划之类的，钟频一定上不去。
进入深亚微米(DSM)工艺之后，人手是肯定优化不过来了，必须得用EDA工具。画网表的办法，就算不犯人为错误，布线时面对线路延迟(wire delay)也是一筹莫展的。
- 相关回复 上下关系8
🙂本科时候上《计算机组成》 2 老驴 字211 2010-04-25 19:24:58
🙂非实时操作系统所谓的timeout 11 发了胖的罗密欧 字1954 2010-04-22 16:36:16
🙂FPGA上跑过WinCE和linux的飘过，时钟30M 1 铁翼摩云 字0 2010-04-25 19:22:23
🙂只用HDL能设计出软核
🙂搞什么龙芯，不会走就开始跑了，现代版大跃进 2 温暖的夜 字57 2010-04-21 21:07:08
🙂搞什么载人飞船，不会走就开始跑了，现代版大跃进 4 积吉 字146 2010-04-22 09:04:30
🙂建议你去看看技术论坛csdn上我们对龙芯的本质讨论 3 温暖的夜 字505 2010-04-22 17:19:05
🙂晕 2 abadcafe 字194 2010-04-25 22:52:09