主题：【文摘】龙芯意见 -- 【子衿】

参考的是实时钟，具体讲是一个外部的中断源，这跟CPU主频没有太大关系。

举个例子，FPGA上烧个软核进去，钟频500KHz都可以跑个简单的操作系统，只是慢一点。在这样的频率下，电路中布线延时基本可以忽略，最长路径只取决于门延时。

不过我也怀疑这哥们的确用的是改造过的Minix，因为原始的Minix也是跑在32位平台上的。对Minix没有研究，不过Unix系统对地址字长有一定要求，他的平台未必满足。当然这哥们的8位机寻址应该至少是16位，否则程序代码都放不下。虚拟内存是一定没有的，一个MMU所需要的门数就比他的ALU还要多。

早期的芯片设计的确是手工的，记得当年给俺们讲课的有个ARM的元老，绘声绘色说起N年前做LVS的经历：巨幅电路布局挂在墙上，一个人对着纸上的网表读，一个人拿着红笔站在梯子上画出连接。70年代克雷的大型机，连接线（没错，是铜线）的长度都要人手裁好，钻到机柜里头一条条绕。为了减少铜线延时，机柜的空间都设计得非常狭小，得专门找身材矮小的技工钻进去。而且采用的就是这个Bill Buzbee的绕法，因为要保证可靠的电气连接，这个比手工焊接更容易，万一绕错了也可以拆下来重新绕过。

即使是现在，大部分高性能模拟和混合信号的芯片，仍然需要手工设计所有的掩膜，也就是——建模跟仿真当然用软件，非关键电路可以半自动（包括place & route)，然而主要设计还是靠经验。

上面的情况，对于高速数字电路仍然是适用的——频率上去了，器件特性就不能看成是纯数字的，必须用混合电路的方法。用这套东西来设计CPU,当然NRE费用也就出奇的高，是个不折不扣烧钱的买卖，非巨无霸玩不起。前面有人说楼主是Intel的，大概是根据这个。当然，即使是Intel，设计新一代CPU的时候也不需要每一个单元电路都从头来过，早就模块化了，大部分组件调整一下是能够重用的，不然Intel的工程师再多也忙不过来。

不过话得说回来，今天销量最大的CPU还真是用HDL设计出来的软核，那就是ARM。ARM也卖硬核，那是软核综合到特定半导体厂商的标准元件库上，再通过一系列后端处理跟优化得到的，跟楼主的专门设计（custom design）流程不同。在嵌入式领域，对时钟频率要求不高。此外，因为摩尔定律的作用，像台积电这样的代工厂所提供的标准元件库，工作速度也越来越高。一个设计得好的软核，使用90nm工艺，即使只有5级流水线，也能达到700MHz以上的主频，实际性能可以轻松超过1.6GHz的Atom，而能耗要低得多。