主题：【原创】分析一下龙芯2和MIPS的关系--1 背景 -- 随园过客

您来蒸个专业人士的大包子，仔细分析一下真正设计问题好不好？不管怎么说我好歹码了这么些字，您就这么来一句也不容易让大家明白到底怎么回事是不是？

其实说实话我听到的消息是他们其实有verilog的R10000 RTL，在那基础上和现在工艺的库一起编译做synthesis。当然这里面有几个验证循环是他们自己做的，芯片布局之类也有所改动，不过基本设计没动过。改进那是再后来的事。到04/05年ASIC半导体设计制造流程实习完成，有了成品芯片，心里有了底，就开始改东西了。毕竟原设计是10多年前的事了，可改的很多，可参考的改进建议文章也多的是。不过这些新改的东西到底是谁的idea谁的专利以后会不会有纠纷那又是另一回事。

当然这是非官方未经核实的故事不算数，不过我到现在还没有发现能反驳的依据。如果您知道具体是怎么回事请不吝赐教，这里预谢了，宝不宝不是咱定得了的，不过花是一定的。