主题：【原创】从龙芯1千万芯片销售谈起 -- testjhy
我听过北大做的那个， 绝对没有做到龙芯这个程度，我没听说过流片，速度指标也没，别说样机.
可能我孤陋寡闻，或者耳朵老茧比较厚，我没听说国内任何一家做到这个程度，流片，测试，做主板和样机。也许你可以举几个例子。
如果不常用的指令， 修改应该不难， 肯定有人做这个，我记得胡提到过编译组。 我的理解是，既然系统已经可以稳定运行，那么从编译器到datasheet,都是应该有的， 不然没法做系统。
也许可以说他们应该公布，应该商业化的更好，但是别责难太多。
还有一点，大规模做芯片需要有订单，有用户，有投资，作为刚起步的芯片，为什么要求那么高呢？
国防上没意义吗？ 准备永远走私486军用芯片？ 作为国家研究所，研究和跟踪芯片设计前沿没意义？ 国家研究所不是纯粹的商业机构，李的观点为什么要被你嘲笑？ 龙芯没有在努力的商业化？ 即使你某些观点不认同，也不至于说要讽刺挖苦吧。龙芯现在在商业上不成功，不表示以后不会成功，而且龙芯本身投入并不大。
军品486的工艺和电路都要特殊考虑，主要是可靠性，跟通用CPU完全是两条路线。要做通用CPU，所有的事情必须围着市场，唯一的裁判也是市场。不走商业化道路，1G的CPU就算是芯片设计前沿了？
陈的调门更高，而没实际的东西，所以他骗人。而李的调子低一点，有实际的东西，很好。
1G的CPU达到2G的P4的水平在我看来是相当好的水平，我以为中国能够做出2G的p4的水平已经算是前沿，也许你的要求更高，那也不坏。:)
军用CPU强调可靠性，但是并不是和商业用CPU完全不一样，至少逻辑设计这一级可以完全一样， 软件开发系统也可以一样。
呵呵，还是快乐灌水吧。:)
谢谢老成都。:)
龙芯有可能造假， 买MIPS的设计， 声称是自己的。不过这样查帐很容易查出来吧，而且龙芯还在不断升级。
民用客机，高速铁路，特大型机械，高级机床，民用核电站，芯片，CCD，汽车发动机，特种钢。。。。。。。太多了
就以高速列车为例吧，科研人员可以设计出“中华之星”，造起来，关键部件（变压器，控制系统，信号系统，电机，车轴。。。）全靠进口，自己组装，价格比纯进口车还贵！最后仍然毛病多多。。。这要是量产那还了得？最后还是引进外国车仿制
龙芯也一样，设计出来了，自己做不出来，找别人带工。。
世界工厂。。。进步很快，但目前是世界中低技术工厂还差不多。这个工业基础是一个国家最基本的实力水平，提升起来最不容易且没有捷径，一步步稳扎稳打吧
产品两年前就卖出去了,现在还在卖!
更何况，应用项目只靠鉴定来对成果盖棺定论？设计一个MIPS指令集的CPU现在并不像吹得那么高深，应用前景也绝无PC那般广阔。看看龙芯的下游项目，龙梦电脑，龙芯笔记本。。。哪一个有市场成功的希望？难道决策开发这些项目的人都是傻瓜？为什么要扯虎皮做大旗？所以我说他“忽悠”，没说造假，造假那是农民工干地，“忽悠”的境界更高。
龙芯行吗？龙梦行吗？
开始的时候说没datasheet,作为否定龙芯的论据，这和否定龙芯是否是假的有什么不同？有人找出datasheet了，现在否定龙芯的商业前景， 来说别人“忽悠”，未来的事情谁说的那么准？
我不和你争论龙芯的商业前景，我不知道龙芯现在是否能够很成功的商业化， 但是你用未来的预测来责难龙芯没什么说服力，何况龙芯的意义不止在商业上。
我说没有datasheet了吗？我说造假了吗？老兄把我与别的兄弟弄混了吧？还是怀疑我披了马甲？
那李所长国杰还扯什么千元级的PC市场广阔？政治上有意义？
http://www.eetchina.com/ART_8800442938_480101_1ffd03fd200611_no.HTM
Cadence IC设计平台鼎力相助，中科院龙芯2E横空出世！
上网时间 : 2006年11月23日
Cadence设计系统公司日前宣布中国科学院计算技术研究所采用了Cadence公司的IC设计平台的部分工具，顺利完成“龙芯2E”成功出带并达到千兆性能指标。
中科院计算所继2002年研制成功龙芯1号处理器芯片后，近年分别研制成功龙芯2号的不同型号——龙芯2B、龙芯2C、龙芯2E，每个芯片的性能都是前一个芯片的3倍，实现了通用处理器设计的跨越式发展。中科院计算所此次研发的龙芯2E通用64位处理器是中国大陆地区首个采用90纳米设计技术的处理器，该处理器最高主频达到1.0GHz。
中科院计算所在“龙芯2E”中采用了Cadence Encounter数字IC设计平台中的CeltIC NDC纳米延时分析器，Virtuoso Schematic Editor原理图编辑器, Virtuoso Analog Design Environment模拟设计环境、Virtuoso Layout Editor版图编辑器以及Incisive功能验证平台中的NC Sim多语言仿真环境。
CeltIC NDC纳米延时分析技术可以精确计算噪声对延时和功能的影响，从而在出带之前避免了潜在的噪声问题和致命的硅片错误。定制数字IC设计方法可在面积和功耗最小化的同时令性能最大化；但它需要一批有着极高技能水平的特定的工程师投入巨大的手工劳力。为了简化设计定制IC的工艺，需要精密的软件和流程方法以满足产品快速上市和快速量产的目标。Cadence Virtuoso定制设计平台为定制模拟、射频和混合信号IC提供了极其迅速而精确的设计方式。此外，NC Sim在单一内核上实现了Verilog与VHDL混合语言的高性能集成仿真，并可平滑升级至更完备的Incisive功能验证平台。